

Oblasti koje dolaze na teorijski deo ispita LPRS1 školske 2025-26.

1. Bulova algebra, (minimizacija kombinacionih mreža, Karnoove mape, BDD – binarno stablo odlučivanja, prepoznavanje logičkih šema i formiranje funkcije na osnovu šeme, formiranje logičke šeme na osnovu zadate funkcije).
2. VHDL jezik za opis hardvera, istorijat, osobine, način opisivanja HW struktura. Standardni logički tip signala, njegove moguće vrednosti i razlozi za proširenje osnovnog Bulovog skupa.
3. Sabirač i njegova primena. Realizacija sabiranja i ostalih aritmetičkih operacija u VHDL-u.
4. Gray-ov kod.
5. Standardne kombinacione mreže, multiplekser, demultiplekser, dekodler ($N \rightarrow 2^N$), koder ($2^N \rightarrow N$), prioritetni koder, komparator, generator pariteta, pomerač (šifter), većinski element, lookup tabela, konvertor binarnog u Gray kod, konvertor Gray u binarni kod,
6. Problemi u kombinacionim procesima u VHDL-u
 - a. Nepokriveni svi slučajevi uslovnih dodela, uzrokuju generisanje lečeva
 - b. Kombinaciona petlja, nije dozvoljena jer se gubi vremenski determinizam
 - c. Nepotpuna lista osetljivosti dovodi do neslaganja sinteze i simulacije
 - d. Multiple driver (isti signal se generiše u više od jednog procesa) – opasnost od kolizije na tom signalu
7. VHDL snippeti – podrazumeva se poznavanje VHDL jezika tako da se može tumačiti segment VHDL koda, koja funkcija je implementirana, koji su eventualni propusti u datom kodu i slično.
8. Koncept memorisanja 1 bita informacije, dva invertora vezana u krug.
9. SR Latch, obe realizacije (NI, NILI), evolucija ka DFF.
10. Taktovani DFF, Master-Slave FF, .
11. Sinhroni i asinhroni reset, implementacija u VHDL-u, bitne karakteristike.
12. Sekvencijalne mreže (Registri, brojači), serijsko-paralelna, paralelno-serijska konverzija.
13. Automati (Milijev, Murov)
 - a. Prepoznavanje zadatog automata (tabelarno, matricno, grafovima), automat zadat na jedan od ova tri načina treba umeti predstaviti na druga dva.
 - b. Implementacija sekvencijalnog automata (dvoprocesno u VHDL-u).
14. Predstava brojeva u drugom komplementu, kao i neoznačena predstava. Predstava celih i frakcionih brojeva.
15. Primer jednostavnog procesora "SAP" nalik primeru rađenom na predavanjima.
16. Upravljačka jedinica tradicionalna hardverska realizacija kao kombinaciona mreža
17. Upravljačka jedinica mikroprogramska realizacija
18. LPRS1 procesor i njegov assembler.
19. Vremenske karakteristike digitalnih kola
 - a. Kombinaciona kola – critical path method CPM.
 - b. Sekvencijalna kola – setup time constraint / hold time constraint
 - c. Sekvencijalna kola – clock skew generalizacija za setup / hold

20. Osnovni prekidački elementi. Dioda, bipolarni transistor NPN, PNP, MOSFET N kanalni, P kanalni.
Kriterijumi provođenja, odnosno isključenja.
21. Osnovna prekidačka kola.
22. Realna logička kola (sva realna log. Kola koja su predavana
DRL I, ILI
RTL NILI,
TTL NI,
CMOS NE, NI, NILI.